

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-189418

(43)Date of publication of application : 10.07.2001

(51)Int.Cl.

H01L 25/16
G06E 1/00
H01L 33/00
H01S 5/40

(21)Application number : 11-372574

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 28.12.1999


(72)Inventor : KAWAI HIDEO
AZUMA KAZUJI

(54) OPTICAL INFORMATION PROCESSING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a small and integrated optical information processing device of multiple arrays, high density, and multiple pixels which is used for optical computing and optical image processing, etc.

SOLUTION: A light-emitting element array 11, where a light-emitting element 6 is inserted in a light-emitting element through hole provided on a silicon substrate, a semiconductor calculation circuit chip 17, and a glass substrate 16 comprising a diffraction-type optical element, are provided. Thus, a small and high-density optical information processing device with multiple arrays is provided.



LEGAL STATUS

[Date of request for examination] 05.03.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3652945

[Date of registration] 04.03.2005

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号
特開2001-189418
(P2001-189418A)

(43) 公開日 平成13年7月10日 (2001.7.10)

(51) Int.Cl. ⁷	識別記号	F I	テ-マ-ト* (参考)
H 0 1 L 25/16		H 0 1 L 25/16	A 5 F 0 4 1
G 0 6 E 1/00		G 0 6 E 1/00	5 F 0 7 3
H 0 1 L 33/00		H 0 1 L 33/00	L
H 0 1 S 5/40		H 0 1 S 5/40	

審査請求 未請求 請求項の数13 O L (全 6 頁)

(21) 出願番号 特願平11-372574

(22) 出願日 平成11年12月28日 (1999. 12. 28)

(出願人による申告) 国等の委託研究の成果に係る特許出願 (平成11年度通商産業省軽水炉改良技術確証試験等 (発電設備診断システムの開発 (学習・適応型情報処理による診断システムの開発) 委託研究、産業活力再生特別措置法第30条の適用を受けるもの)

(71) 出願人 000005821

松下電器産業株式会社
大阪府門真市大字門真1006番地

(72) 発明者 川合 英雄

神奈川県川崎市多摩区東三田3丁目10番1号 松下技研株式会社内

(72) 発明者 東 和司

大阪府門真市大字門真1006番地 松下電器産業株式会社内

(74) 代理人 100082692

弁理士 蔵合 正博


最終頁に続く

(54) 【発明の名称】 光情報処理装置

(57) 【要約】

【課題】 光コンピューティング、光画像処理等に利用される光情報処理装置で、多数アレイの高密度でピクセル数の多い小型一体化した光情報処理装置を供給する。

【解決手段】 光情報処理装置を、シリコン基板に設けた発光素子用貫通穴に発光素子6を挿入して形成した発光素子アレイ11と、半導体演算回路チップ17と、回折型光学素子を備えた回折型光学素子付ガラス基板16とからなる構成とする。これにより、多数アレイの高密度で小型の光情報処理装置を実現する。



【特許請求の範囲】

【請求項 1】 半導体演算回路チップと、貫通穴を有する基板から構成されるとともに前記貫通穴に発光素子を埋め込んで成り、前記半導体演算回路上に一体化された発光素子アレイとを備えた光情報処理装置。

【請求項 2】 半導体演算回路チップと、貫通穴を有する基板から構成されるとともに前記貫通穴に発光素子を埋め込んで成り、前記半導体演算回路上に一体化された発光素子アレイと、この発光素子アレイ上に一体化された回折型光学素子とを備えた光情報処理装置。

【請求項 3】 半導体演算回路チップ上に受光素子を形成した請求項 1 または請求項 2 記載の光情報処理装置。

【請求項 4】 基板に受光素子光路用の貫通穴を備えた請求項 3 記載の光情報処理装置。

【請求項 5】 半導体発光ダイオードを発光素子とする請求項 1 乃至 4 のいずれかに記載の光情報処理装置。

【請求項 6】 半導体レーザを発光素子とする請求項 1 乃至 4 のいずれかに記載の光情報処理装置。

【請求項 7】 基板がシリコンである請求項 1 乃至 6 のいずれかに記載の光情報処理装置。

【請求項 8】 基板の貫通穴の側面を含む表面に絶縁膜を形成した請求項 7 記載の光情報処理装置。

【請求項 9】 基板がプラスチック、セラミック、ガラス、半導体、金属、又はグラファイトである請求項 1 乃至 6 のいずれかに記載の光情報処理装置。

【請求項 10】 基板の貫通穴の側面を含む表面に絶縁膜を形成した請求項 9 記載の光情報処理装置。

【請求項 11】 シリコン熱酸化膜を絶縁膜とする請求項 8 記載の光情報処理装置。

【請求項 12】 二酸化シリコン膜を絶縁膜とする請求項 8 又は 10 記載の光情報処理装置。

【請求項 13】 窒化シリコン膜を絶縁膜とする請求項 8 又は 10 記載の光情報処理装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は光コンピューティング、光画像処理等に用いる光情報処理装置に関するものである。

【0002】

【従来の技術】 半導体演算回路チップ上に発光素子をボンディングして発光素子アレイを形成し、一体化した光情報処理装置の例としては、例えば出願番号 H10-113148 号の発明がある。その構成を図 6 に示す。図 6 において符号 63 は半導体発光ダイオード、符号 14 は回折型コリメータレンズ、符号 15 は回折型集光レンズ、符号 16 は回折型光学素子付ガラス基板、符号 17 は半導体演算回路チップ、符号 18 は発光素子駆動用電極、符号 19 は受光素子、符号 64 は金バンプ、符号 23 は入力信号光、符号 24 は出力信号光、符号 61 柱状ガラス、符号 62 は遮光用樹脂である。

【0003】 以上のように構成された従来の光情報処理装置について、以下にその動作について複数アレイの中の 1 ピクセルの動作を説明する。まず、入力信号光 23 は回折型光学素子付ガラス基板 16 に備えた回折型集光レンズ 15 により、柱状ガラス 61 の中を透過して半導体演算回路チップ 17 上の受光素子 19 に集光されて入射する。受光素子 19 は入射した入力信号光 23 を電気信号に変換する。半導体演算回路チップ 17 は、受光素子 19 により変換された電気信号を入力信号として演算 10 を実行する。演算の結果は、電気信号として発光素子駆動用電極 18 へ出力される。発光素子駆動用電極 18 に出力する電気出力信号は、金バンプ 64 を介して半導体発光ダイオード 63 に印加し、電気出力信号に応じて電流が半導体発光ダイオード 63 に流れる。半導体発光ダイオード 63 は演算の結果に応じて、電気出力信号を出力信号光 24 に変換する。半導体発光ダイオード 63 から出力信号光 24 は、回折型光学素子付ガラス基板 16 に備えた回折型コリメータレンズに 14 より空間的な広がりを抑制されて出力する。遮光用樹脂 62 は、半導体 20 発光ダイオード 63 側面からの光が近傍の受光素子 19 に入射しないように、半導体発光ダイオード 63 側面からの光を遮光する。

【0004】

【本発明が解決しようとする課題】 しかしながら、上記の従来の構成では、半導体発光ダイオード 63 を発光素子駆動用電極 18 にボンディングして発光素子アレイを形成する際に、個々の半導体発光ダイオード 63 を発光素子駆動用電極 18 に対し位置合わせしながらボンディングを行うので、位置ずれする半導体発光ダイオード 63 の数がアレイのピクセル数に従って増加する。このため、半導体発光ダイオード 63 による発光素子アレイを精度よく形成することが困難である。

【0005】 また、柱状ガラス 61 を受光素子 19 に対し位置合わせをしながら接合する際にも、位置ずれする柱状ガラス 61 の数がアレイのピクセル数に従って増加するため、柱状ガラス 61 のアレイを受光素子 19 上に光路を精度よく形成することが困難である。

【0006】 さらに、遮光用樹脂 62 による遮光では、半導体発光ダイオード 63 と近傍の受光素子 19 との間隔が近接するに従い遮光の効果が低減するので、上記構成の光情報処理装置においてピクセルの間隔を小さくし、光情報処理装置の密度を高めて小型化することが困難である。

【0007】 本発明は前記問題点に鑑みてなされたもので、その目的は、半導体演算回路チップ上に発光素子アレイおよび受光素子光路を精度よく容易に形成することにより、小型一体化した光情報処理装置を提供するものである。

【0008】

50 【課題を解決するための手段】 この問題を解決するため

に本発明は、光情報処理装置を、半導体演算回路チップ上に、シリコン基板の貫通穴に発光素子を埋め込んだ発光素子アレイを備えた構成としたことを要旨とする。

【0009】また前記の構成に加え、回折型光学素子を持つ基板とシリコン基板に受光素子用光路の貫通穴を備えたことを要旨とする。

【0010】これにより、半導体演算回路チップ上に発光素子アレイおよび受光素子用光路を精度よく容易に形成し、ピクセル数が多くかつ小型一体化した光情報処理装置を提供する。

【0011】

【発明の実施の形態】本発明の請求項1に記載の発明は、半導体演算回路チップと、貫通穴を有する基板から構成されるとともに前記貫通穴に発光素子を埋め込んで成り、前記半導体演算回路上に一体化された発光素子アレイとを備えた光情報処理装置であり、以下の作用を有する。すなわち、半導体演算回路チップは演算を行う。前記演算の結果は、発光素子アレイを構成する基板の貫通穴に埋め込んだ発光素子に電気出力信号として印加される。前記発光素子は、電気出力信号を出力信号光に変換して出射する。

【0012】本発明の請求項2に記載の発明は、半導体演算回路チップと、貫通穴を有する基板から構成されるとともに前記貫通穴に発光素子を埋め込んで成り、前記半導体演算回路上に一体化された発光素子アレイと、この発光素子アレイ上に一体化された回折型光学素子とを備えた光情報処理装置であり、回折型光学素子は、入力信号光を集光し、また発光素子からの出力信号光の空間広がりを抑制する作用を有する。

【0013】本発明の請求項3に記載の発明は、半導体演算回路チップ上に受光素子を形成した請求項1または請求項2記載の光情報処理装置であり、受光素子は入力信号光を電気信号に変換する作用を有する。

【0014】本発明の請求項4に記載の発明は、基板に受光素子光路用の貫通穴を持つ請求項3記載の光情報処理装置であり、受光素子光路用の貫通穴は、入力信号光を通過させる作用を有する。

【0015】本発明の請求項5に記載の発明は、半導体発光ダイオードを発光素子とする請求項1乃至4のいずれかに記載の光情報処理装置であり、半導体発光ダイオードは電気出力信号を光出力信号に変換する作用を有する。

【0016】本発明の請求項6に記載の発明は、半導体発光レーザを発光素子とする請求項1乃至4のいずれかに記載の光情報処理装置であり、半導体発光レーザは電気出力信号を光出力信号に変換する作用を有する。

【0017】本発明の請求項7に記載の発明は、基板がシリコンである請求項1乃至6のいずれかに記載の光情報処理装置であり、基板への回路の適用が容易にできるという作用を有する。

【0018】本発明の請求項8に記載の発明は、基板の貫通穴の側面を含む表面に絶縁膜を形成した請求項7記載の光情報処理装置であり、絶縁膜は電気出力信号が基板に流れるのを防ぐ作用を有する。

【0019】本発明の請求項9に記載の発明は、基板がプラスチック、セラミック、ガラス、半導体、金属、又はグラファイトである請求項1乃至6のいずれかに記載の光情報処理装置であり、上記各材質を基板に用いてもシリコン基板と同様に光情報処理装置が実施可能である。またその場合には、絶縁膜に二酸化シリコン膜又は窒化シリコン膜を蒸着装置、スパッタ装置又はプラズマ化学気相成長装置により形成したものが実施できるという作用を有する。

【0020】本発明の請求項10に記載の発明は、基板の貫通穴の側面を含む表面に絶縁膜を形成した請求項9記載の光情報処理装置であり、絶縁膜は電気出力信号が基板に流れるのを防ぐ作用を有する。

【0021】本発明の請求項11に記載の発明は、シリコン熱酸化膜を絶縁膜とする請求項8記載の光情報処理装置であり、シリコン熱酸化膜は電気出力信号が基板に流れるのを防ぐ作用を有する。

【0022】本発明の請求項12に記載の発明は、二酸化シリコン膜を絶縁膜とする請求項8又は10記載の光情報処理装置であり、二酸化シリコン膜は電気出力信号がシリコン基板に流れるのを防ぐ作用を有する。

【0023】本発明の請求項13に記載の発明は、窒化シリコン膜を絶縁膜とする請求項8又は10記載の光情報処理装置であり、窒化シリコン膜は電気出力信号がシリコン基板に流れるのを防ぐ作用を有する。

【0024】（実施の形態）以下、本発明の実施の形態について図1から図5を用いて説明する。図1は、本発明の一実施の形態に係る光情報処理装置の斜視図、図2は本実施の形態に係る光情報処理装置の一構成部品である素子固定エレメントの構成を表す図1中破線A-A'に沿った断面図であり、図3は本実施の形態において上記素子固定エレメントに加工を施した光情報処理装置の一構成部品である発光素子アレイの構成を表す図1中破線A-A'に沿った断面図である。また、図4は本実施の形態に係る光情報処理装置の一構成部品である回折型光学素子付ガラス基板の構成を表す図1の破線A-A'に沿った断面図であり、図5は本実施の形態に係る光情報処理装置の構成を表す図1の破線A-A'に沿った断面図である。

【0025】図1において、符号16は回折型光学素子付ガラス基板であり、符号17は半導体演算回路チップ、符号22は半導体演算回路チップ17（最下部要素）から回折型光学素子付ガラス基板16（最上部要素）に至るまでの各構成要素を固定するための固定用樹脂である。図2において、符号1はシリコン基板、2はシリコン基板1に形成した発光素子用貫通穴、3はシリ

コン基板 1 に形成した受光素子光路用貫通穴、4 は発光素子用貫通穴 2 および受光素子光路用貫通穴 3 の側面を含むシリコン基板 1 の表面に設けた絶縁膜である。符号 5 は、シリコン基板 1 に発光素子用貫通穴 2 および受光素子光路用貫通穴 3 を形成し、絶縁膜 4 を設けた素子固定エレメントである。図 3 において、符号 6 は素子固定エレメント 5 の発光素子用貫通穴 2 に挿入した発光素子、符号 7 は発光素子 6 を素子固定エレメント 5 に固定する接着剤である。符号 8 は発光素子 6 のアノード電極、符号 9 は発光素子 6 のカソード電極、符号 10 は発光素子 6 の光出射窓である。符号 11 は、素子固定エレメント 5 の発光素子用貫通穴 2 に発光素子 6 を挿入して接着剤 7 で固定した発光素子アレイエレメントである。

【0026】図 4 において、符号 12 は回折型光学素子付ガラス基板 16 を構成するガラス基板、符号 13 はガラス基板 12 の下面に設けた電極、符号 14 はガラス基板 12 に設けた回折型コリメータレンズ、符号 15 はガラス基板 12 に設けた回折型集光レンズである。図 5 において、符号 18 は半導体演算回路チップ 17 上に設けた発光素子駆動用電極、符号 19 は半導体演算回路チップ 17 上に設けた受光素子、符号 20 は発光素子駆動用電極 18 と発光素子 6 のアノード電極 8 とを接合する導電性接合剤、符号 21 は発光素子 6 のカソード電極 9 とガラス基板 12 の下面に設けた電極 13 とを接合する導電性接合剤である。接着剤 22 は半導体演算回路チップ 17 および発光素子アレイ 11 ならびに回折型光学素子付ガラス基板 16 を一体化して固定する。符号 23 は、受光素子 19 に入力する入力信号光であり、符号 24 は発光素子 6 から出力する出力信号光である。

【0027】半導体演算回路チップ 17 は、シリコン集積回路形成技術を用いて作製したもので、それぞれのピクセルごとに演算回路と発光素子駆動回路、発光素子駆動用電極 18、受光素子 19 を備えている。

【0028】シリコン基板 1 には電気伝導度の低いノンドーパのシリコン基板を用いる。発光素子用貫通穴 2 は、発光素子 6 が挿入できるように発光素子 6 の外形に合わせた大きさで、半導体演算回路チップ 17 上の発光素子駆動用電極 18 の位置に合わせて形成する。受光素子光路用貫通穴 3 の位置と断面積は、受光素子 19 の位置と面積に合わせて形成する。発光素子用貫通穴 2 および受光素子光路用貫通穴 3 は、フォトリソグラフィまたは金属膜をパターンニングしてマスクとし、フッ素元素を含む反応性ガスを使用したドライエッチングにより貫通穴を形成する。シリコン基板 1 の表面上の絶縁膜 4 は、水蒸気雰囲気中でシリコン基板 1 を加熱してシリコン熱酸化膜を作製することにより形成する。

【0029】発光素子 6 として、発光した光がシリコン基板 1 を透過しない発光波長 900nm 以下の半導体発光ダイオードまたは半導体レーザダイオードを用いる。

【0030】発光素子アレイ 11 は、発光素子 6 を素子

固定エレメント 5 に備えた発光素子用貫通穴 2 に挿入して接着剤 7 により発光素子用貫通穴 2 内に保持することにより、発光素子 6 のアレイを形成する。接着剤 7 には、発光素子 6 に影響を与えないように絶縁性の接着剤を用いる。

【0031】ガラス基板 12 の下面の電極 13 は、発光素子 6 の光出射窓 10 および受光素子 19 の大きさと位置に合わせてパターンニングを行い、入力信号光 23 および出力信号光 24 を透過できるようにする。

10 【0032】回折型コリメータレンズ 14 は発光素子 6 の光出射窓 10 の位置に合わせて、また回折型集光レンズ 15 は受光素子 19 の位置に合わせて、それぞれガラス基板 12 の上面に形成する。

【0033】導電性接合剤 20 および 21 は金バンプを用いるが、銀ペーストなどの導電性接着剤を用いてもよい。接着剤 22 は、半導体演算回路チップ 17 および発光素子アレイ 11 ならびに回折型光学素子付ガラス基板 16 のそれぞれの側面を接着して一体化するもので、半導体演算回路チップ 17 上の電気回路および発光素子アレイ 11 に埋め込まれている発光素子 6 に影響を与えないように絶縁性の接着剤を用いる。

20 【0034】次に本実施形態の動作について、図 2 から図 5 の断面図により説明する。入力信号光 23 は、回折型光学素子付ガラス基板 16 に備えた回折型集光レンズ 15 により集光作用を受け、発光素子アレイ 11 を構成する素子固定エレメント 5 に備えた受光素子光路用貫通穴 3 を通って、半導体演算チップ 17 上の受光素子 19 に入射する。受光素子 19 は入射した入力信号光 23 を電気信号に変換する。

30 【0035】半導体演算回路チップ 17 は、受光素子 19 により変換された電気信号を入力信号として演算を実行する。演算の結果は、電気出力信号として発光素子駆動用電極 18 へ出力される。発光素子駆動用電極 18 に出力する電気出力信号は、導電性接合剤 20 を介して発光素子 6 のアノード電極 8 に印加し、電気出力信号に応じて電流が発光素子 6 を流れる。発光素子 6 を流れ出た電流は、発光素子 6 のカソード電極 9 を経て導電性接合剤 21 を介して回折型光学素子付ガラス基板 16 に備えた電極 13 へと流れる。素子固定エレメント 5 を構成するシリコン基板 1 の表面に備えた絶縁膜 4 は、発光素子 6 を流れる電流がシリコン基板 1 を流れることを防ぐことにより、発光素子 6 の動作が不安定になることを防止する。

40 【0036】発光素子 6 は演算の結果に応じて、電気出力信号を出力信号光 24 に変換する。発光素子 6 の光出射窓 10 から出射する出力信号光 24 は、回折型光学素子付ガラス基板 16 に備えた回折型コリメータレンズに 14 より空間的な広がりを抑制されて出力する。発光素子 6 が発光した際に発光素子 6 の側面から出射した光は
50 シリコン基板 1 により遮光され、近傍の受光素子 19 に

入射することを防止される。

【0037】以上により、本実施の形態では、半導体演算回路チップ上に、シリコン基板の貫通穴へ発光素子を埋め込んだ発光素子アレイを一体化した構成により発光素子アレイおよび受光素子光路を精度よく容易に形成できるので、従来ものと比較し、ピクセル数16倍以上で、またピクセル密度2倍以上で高密度のピクセル数の多い小型一体化した光情報処理装置を実現している。

【0038】なお、以上の説明では複数アレイの中の1ピクセルの動作を説明したが、他のピクセルにおいても同様の動作をする。

【0039】また、以上の説明ではシリコン基板表面の絶縁膜にシリコン熱酸化膜を用いた構成について説明したが、絶縁膜に二酸化シリコン膜または窒化シリコン膜を蒸着装置またはスパッタ装置あるいはプラズマ化学気相成長装置により形成したものを用いても同様に実施可能である。

【0040】また、以上の説明では、基板としてシリコンを用いた構成について説明したが、基板として、プラスチック、セラミック、ガラス、半導体、金属、又はグラファイトを用いても同様に実施可能である。その場合には、絶縁膜に二酸化シリコン膜又は窒化シリコン膜を蒸着装置、スパッタ装置又はプラズマ化学気相成長装置により形成したものが実施可能である。

【0041】また、以上の説明では発光素子の光出射窓側の面にカソード電極を備え、光出射窓の対向面にアノード電極を備えた発光素子を用いたが、光出射窓側の面にアノード電極を備え、光出射窓の対向面にカソード電極を備えた発光素子を用いても同様に実施可能である。

【0042】

【発明の効果】以上のように本発明は、シリコン基板の貫通穴へ発光素子を埋め込んだ発光素子アレイにより、高密度でピクセル数の多い小型一体化した光情報処理装置を実現できるものである。

【図面の簡単な説明】

【図1】本発明の実施の形態における光情報処理装置の斜視図

【図2】本発明の実施の形態における光情報処理装置デ

バイスを構成する素子固定エレメントの断面図

【図3】本発明の実施の形態における光情報処理装置を構成する発光素子アレイの断面図

【図4】本発明の実施の形態における光情報処理装置を構成する回折型光学素子付ガラス基板の断面図


【図5】本発明の実施の形態における光情報処理装置の断面図

【図6】従来の光情報処理デバイスの断面図


【符号の説明】

- | | | |
|----|----|---------------|
| 10 | 1 | シリコン基板 |
| | 2 | 発光素子用貫通穴 |
| | 3 | 受光素子光路用貫通穴 |
| | 4 | 絶縁膜 |
| | 5 | 素子固定エレメント |
| | 6 | 発光素子 |
| | 7 | 接着剤 |
| | 8 | アノード電極 |
| | 9 | カソード電極 |
| | 10 | 光出射窓 |
| 20 | 11 | 発光素子アレイ |
| | 12 | ガラス基板 |
| | 13 | 電極 |
| | 14 | 回折型コリメータレンズ |
| | 15 | 回折型集光レンズ |
| | 16 | 回折型光学素子付ガラス基板 |
| | 17 | 半導体演算回路チップ |
| | 18 | 発光素子駆動用電極 |
| | 19 | 受光素子 |
| 30 | 20 | 導電性接合剤 |
| | 21 | 導電性接合剤 |
| | 22 | 固定用樹脂 |
| | 23 | 入力信号光 |
| | 24 | 出力信号光 |
| | 61 | 柱状ガラス |
| | 62 | 遮光用樹脂 |
| | 63 | 半導体発光ダイオード |
| | 64 | 金バンプ |


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



フロントページの続き

Fターム(参考) 5F041 DA13 DA20 DA77 DA83 DB08
 EE11 FF14
 5F073 AB02 AB15 AB21 AB25 AB27
 BA02 FA15 FA23 FA30